一種帶隙基準電壓源設計

摘要：基準電壓源是在電路系統(tǒng)中為其它功能模塊提供高精度的電壓基準，它是模擬集成電路和混合集成電路中非常重要的模塊。文中主要研究了帶隙基準基本原理的基礎上，設計了一款應用于折疊插值ADC中粗量化電路部分CMOS帶隙基準源。最后通過Pspice仿真給出了實驗仿真的結果。關鍵詞：帶隙基準；頻率補償；溫度系數(shù)；Pspice 理想情況下的基準電流、電壓與電源和溫度變化是不相關的。在實際的模擬電路中，許多應用都要求提供穩(wěn)定的電流、電壓模塊。所以也要求這些值更加精準。特別是與溫度關系很小的電壓、電流基準在許多電路應用中是必不可少的，因為大多數(shù)工藝參數(shù)是隨著溫度變化的，文中對折疊插值型ADC系統(tǒng)中的基準源單元展開了專門的研究，通過Pspice仿真，設計一款基于帶隙電壓參考源。1 基本原理1．1 負溫度系數(shù)電壓雙極晶體管的基極-發(fā)射極電壓，具有負的溫度系數(shù)。對于一個雙極性器件，首先根據(jù)容易得到的量來推出溫度系數(shù)的表達式。對于一個雙極型器件，可以寫出： 從上式中可以看出：在給定溫度T下基極-發(fā)射極電壓的溫度系數(shù)與VBE本身的大小有關。當VBE≈750 mV，T=300℃。1．2 正溫度系數(shù)電壓 VBE的溫度系數(shù)本身與溫度有關，如果正溫度系數(shù)的量表現(xiàn)出一個固定的溫度系數(shù)，那么在恒定基準的產(chǎn)生電路中就會產(chǎn)生誤差。正溫度系數(shù)電壓是由兩個雙極晶體管工作在不相等的電流密度下，那么它們的基極-發(fā)射極電壓的偏差就與絕對溫度成正比。如圖1所示，如果兩個同樣的晶體管偏置的集電極電流分別為nIo和Io，并忽略基極電流，那么 這樣，VBE的差值就表現(xiàn)出正溫度系數(shù)： 這個溫度系數(shù)與溫度或集電極電流的特性無關

利用上面得到的正負溫度系數(shù)的電壓，設計屬一個零溫度系數(shù)的基準。2 電路設計這里運算放大器的主要作用： 1)確保兩個雙極型晶體管的發(fā)射極電位相等； 2)為兩個負載PNP管提供的偏置。 帶隙電路中的放大器需要較大的增益，以保證運放的兩個輸入端相等。本文所設計的放大器采用兩級的形式，因為工作在直流狀態(tài)下，所以不需要很大的帶寬。如圖2所示放大器電路圖。

在圖2中，該運算放大器有A、B 2個主要極點。 1)A處的小信號電阻很高，與之相連的3個晶體管的電容將產(chǎn)生一個靠近原點的極點。 2)B處的負載電容也可能很大，也會產(chǎn)生一個靠近原點的極點。 這里采用米勒補償技術在A、B間連接一個大電容Cc使主極點A移向原點，B原理原點。然而這個電容同時引入了一個零點，對于電路的穩(wěn)定性帶來了一定的問題。在引入Cc之前，此零點的頻率可表示成， 為了使主極點處在適當?shù)奈恢茫珻c要選得足夠大。這樣，這個零點被推向靠近原點方向，大大降低了電路的穩(wěn)定性。為了消除這個零點，增加了一個與補償電容聯(lián)的調零電阻Rz。3 仿真結果經(jīng)仿真TT情況下增益為80 dB，3 dB帶寬為1 k，PSRR為-90 dB左右，擺率為0．007 5 V／ns，仿真結果如圖3、圖4、圖5所示。在典型工藝下的仿真結果如表1所示。

在電壓變化的線性區(qū)取2個點，計算出斜率，這個斜率就是壓擺率。4 結論隨著混合集成電路的高速發(fā)展，ADC系統(tǒng)精度與速度不斷提高，從而對ADC系統(tǒng)提出了更高的要求。文中折疊插至ADC系統(tǒng)中的基準源單元展開了專門的研究并開發(fā)出了相應的電路結構。文中設計的帶隙基準電壓源采用了目前較為流行的帶隙基準電路結構，其制作工藝與目前的CMOS工藝完全兼容。 最后仿真結果表明：運算放大器的增益達到80 dB，相位裕度為45 deg，PSRR達到了-90 dB，壓擺率為0．007 5 V／ns，Corner的結果變化不大，完全達到或超過了該帶隙基準源對于運算放大器的參數(shù)要求。

關鍵詞： 帶隙基準 電壓源